TY  - CPAPER
U1  - Konferenzveröffentlichung
A1  - Hauser, Jürgen
A1  - Jansen, Dirk
T1  - PLL-Synthesizer zur Frequenzvervielfachung
T2  - Multiprojekt Chip-Gruppe Baden-Württemberg, Workshop Januar 2000
N2  - Der beschriebene PLL erzeugt aus 32,768 kHz des Uhrenquarzes ein 11,0755 MHZ Signal, welches als Takt eines hier nicht weiter dargestellten IC verwendet wird. Der PLL besteht aus einem VCO nach dem Multivibratorkonzept, einer gepulsten Ladungspumpe und einem Doppel-Phasendetektor. Die Frequenzstabilität ist besser als ± 5kHz, die Stromaufnahme beträgt nur wenige Mikroamper. Die Chipfläche einschließlich des Schleifenkondensators beträgt 0,22mm² in einer 0,5µm CMOS-Technologie.
KW  - Frequenzvervielfachung
Y1  - 2000
UR  - https://nbn-resolving.org/urn:nbn:de:bsz:ofb1-opus4-59908
SN  - 1862-7102
SS  - 1862-7102
VL  - 23
SP  - 57
EP  - 63
ER  -