TY  - CHAP
U1  - Konferenzveröffentlichung
A1  - Zowislok, Florian
T1  - Cache-Speicher für den Softprozessor SIRIUS mit DDR-Interface
T2  - Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg
N2  - Der Cache-Speicher für den Softprozessor SIRIUS ist ein 4-fach assoziativer Cache-Speicher, der mit einem DDR-Interface auf einen externen Speicher zugreifen kann. Er verwaltet und beschleunigt Zugriffe vom Prozessor auf diesen Speicher. Der Cache-Speicher arbeitet intern mit 32 Bit und der doppelten Prozessortaktfrequenz und ermöglicht Systeme mit größeren Speicheranforderungen ohne signifikante Performanceverluste. Der Cache-Speicher wurde mit der Hardwarebeschreibungssprache VHDL erstellt und mit dem bestehenden Mikrocontrollersystem verbunden. 
Das Gesamtsystem wurde zunächst simuliert und anschließend mit dem Cyclone III FPGA Starter Kit von Altera, welches ein 32 MB DDR-RAM-Modul zur Verfügung stellt, durch Ausführen eines Testprogramms erfolgreich verifiziert. Für den kompletten Cache-Speicher werden inklusive der Pins für den externen Oszillator und des Reset-Tasters 3805 Logik-Zellen, 27 M9K-Blöcke, 44 Pins und eine PLL benötigt.
Y1  - 2009
UR  - https://nbn-resolving.org/urn:nbn:de:bsz:ofb1-opus4-60206
SN  - 1862-7102
SS  - 1862-7102
VL  - 42
SP  - 59
EP  - 69
CY  - Ulm
ER  -