@inproceedings{Zowislok2009,
  author    = {Florian Zowislok},
  title     = {Cache-Speicher f{\"u}r den Softprozessor SIRIUS mit DDR-Interface},
  series = {Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-W{\"u}rttemberg},
  volume    = {42},
  address   = {Ulm},
  organization    = {Hochschule Ulm},
  issn      = {1862-7102},
  pages     = {59 -- 69},
  year      = {2009},
  abstract  = {Der Cache-Speicher f{\"u}r den Softprozessor SIRIUS ist ein 4-fach assoziativer Cache-Speicher, der mit einem DDR-Interface auf einen externen Speicher zugreifen kann. Er verwaltet und beschleunigt Zugriffe vom Prozessor auf diesen Speicher. Der Cache-Speicher arbeitet intern mit 32 Bit und der doppelten Prozessortaktfrequenz und erm{\"o}glicht Systeme mit gr{\"o}{\"s}eren Speicheranforderungen ohne signifikante Performanceverluste. Der Cache-Speicher wurde mit der Hardwarebeschreibungssprache VHDL erstellt und mit dem bestehenden Mikrocontrollersystem verbunden. Das Gesamtsystem wurde zun{\"a}chst simuliert und anschlie{\"s}end mit dem Cyclone III FPGA Starter Kit von Altera, welches ein 32 MB DDR-RAM-Modul zur Verf{\"u}gung stellt, durch Ausf{\"u}hren eines Testprogramms erfolgreich verifiziert. F{\"u}r den kompletten Cache-Speicher werden inklusive der Pins f{\"u}r den externen Oszillator und des Reset-Tasters 3805 Logik-Zellen, 27 M9K-Bl{\"o}cke, 44 Pins und eine PLL ben{\"o}tigt.},
  language  = {de}
}