

Bezeichnung:		
FHOP - Mikroprozessor - Kernel		
Funktion:		
<p>16 - bit Mikroprozessor mit 115 Befehlen, 3 Adressierungsarten, 8 Registern a 16 bit, Ready- und Hold - Funktion. RISC/ CISC - Architektur, Spitzenleistung bis 5 MIPS bei 30 MHz, eigener Objektcode, externe Busschnittstelle 8/16 Bit multiplex. Der Prozessorkern hat geringe Aumae und kann als Standardzelle in ASICs implantiert werden. Im Testchip sind ferner enthalten:</p> <p>256 Byte RAM - Speicher, Programmierbare Input/Output - Schnittstelle mit 3 Ports, Interruptbetrieb, mehrere Betriebsarten, Dekodierung fr RAM und PIO sowie fr externe Bussteuerung</p>		
Technologie:		
CMOS ES 2 1.0 um EPDC mit 1 Poly / 2 Metal - Routingebenen		
Entwicklungsbeginn:	Lieferung:	
9/93	EUROCHIP , RUN # 114	11/94
Anzahl:	gut/schlecht:	geprft:
20	15/5	Feit/Klump
Entwurfshistorie:		
<ol style="list-style-type: none"> 1. Entwurf 1993 durch die Diplomanden Gieringer und Zimpfer nach Architekturvorgabe durch Prof. Jansen in VHDL. Synthese aller Schaltungsteile und ausfhrliche Simulation auf VHDL wie Gatterebene. 2. Entwurf ergnzt durch PIO und geroutet auf IC - Station (MENTOR) durch Diplomanden F.Klser 3. Gefertigt ber EUROCHIP Run #114 4. Geprft und vermessen im Labor Schaltungstechnik FHO 2/94 <p>Der Design wurde auf der ASIC 94 in Rochester/USA und auf dem EUROCHIP - Workshop/Dresden 1994 international prsentiert.</p>		
Bemerkungen:		
Der Kernel arbeitet komplett, beim PIO nur die Ausgabe wegen Fehler in der Dekodierung. Die Tests sind noch nicht abgeschlossen.		
Dimensionen:	Gehuse:	Komplexitt:
5.0 x 7.0 mm ²	Keramik PGA 84	39033 Transistoren + RAM + ROM
Chipfoto:		
		