

# Prozessorentwicklung im ASIC-Design-Center

## Prof. Dr.-Ing. Dirk Jansen

Fakultät Elektrotechnik  
und Informationstechnik (E+I)  
Leiter Institut für Angewandte  
Forschung (IAF)

Badstraße 24, 77652 Offenburg  
Tel. 0781 205-267  
E-Mail: d.jansen@hs-offenburg.de



**1948:** Geboren in Wuppertal

**1967:** Nach dem Abitur Studium der Elektrotechnik an der TH Darmstadt zum Diplom-Ingenieur

**1972:** Wissenschaftlicher Mitarbeiter von Prof. Ramsayer im Institut für Flugnavigation der Universität Stuttgart

**1978–1986:** Industrietätigkeit beim Bodenseewerk Gerätetechnik GmbH

**Seit 1986:** Professur an der Hochschule Offenburg; Reorganisation der Laboratorien Bauteile der Elektrotechnik, Optoelektronik, SMD-Technik und Schaltungstechnik, ASIC Design Center 1989

**Seit 1995:** Leiter des Instituts für Angewandte Forschung der Hochschule Offenburg, Mitglied in den Senatsausschüssen EDV und Forschung. Sprecher der Multi Project Chip-Gruppe (MPC) der Hochschulen Baden-Württembergs, Member IEEE, VDE, europractice

**Forschungsgebiete:** Entwurf integrierter Anwenderschaltungen, Hardware/Software-Codesign, integrierte Prozessorkerne, Hochsprachenentwurf digitaler Schaltungen (VHDL), Logiksynthese, induktive Datenübertragung

## 1.1 Prozessorentwicklung im ASIC-Design-Center

Prof. Dr.-Ing. Dirk Jansen  
Dipl.-Ing. (FH) Sebastian Stickel  
Fabian Seebacher, cand. M. Eng  
Do Nguyen Dong Khahn, M.Sc.

Am Institut für Angewandte Forschung wird seit Jahren eine Prozessorfamilie unter dem Kurznamen SIRIUS entwickelt, die ursprünglich ausschließlich für die Lehre gedacht und inzwischen eine beachtliche Leistungsfähigkeit erreicht hat. Hierzu beigetragen hat vor allem die Entwicklung der sogenannten Tool-Chain, wo in einer Master-Arbeit die entsprechenden Werkzeuge zur Kompilierung und Assemblierung signifikant weiterentwickelt wurden, sodass jetzt auch umfangreiche Softwareprojekte realisiert werden können. So konnte inzwischen für unseren StudPod-PDA mit SIRIUS- JANUS-Prozessor ein Touch-controlled Betriebssystem erstellt (Abbildung 1.1-1) und kompiliert werden, das über ein Dateisystem grafische Ein- und Ausgabe sowie alle sonstigen Notwendigkeiten, die ein PDA braucht, verfügt. Inzwischen konnte sogar ein JPG-Decoder komplett übersetzt werden und ermöglicht nun das Anzeigen von Standard-JPG-Bildern auf dem StudPod.

Im Bereich der Prozessorarchitektur wurde am großen Bruder SIRIUS- HULK weiterentwickelt. Er verfügt über eine Harvard-Architektur mit einem Instruction- und einem Data- Cache, wodurch er in der Leistungsklasse mit aktuellem

Design kommerzieller Hersteller verglichen werden kann. Der Prozessor besteht derzeit allerdings als Softcore ausschließlich aus einer großen Zahl von Code-Zeilen in der Entwurfssprache VHDL (Softcore) und wird auf einem FPGA emuliert. Wenn die Entwicklung abgeschlossen sein wird, ist hier auch eine Siliziumausführung in CMOS-Technologie geplant. Die PDA-Entwicklung ist ein Vehikel, die Performance des SIRIUS-Kerns unter anspruchsvollen Zeitbedingungen zu demonstrieren. Die Entwicklung wird weitgehend von Studenten getragen. In der nächsten Generation

wird der SIRIUS-HULK in CMOS 0,18 µm- Technologie integriert und damit die Leistungswerte weiter bis in den kommerziellen Nutzungsbereich gesteigert.

Die Prozessorentwicklung wurde auf einer Postersession auf der Internationalen Konferenz DATE 2010 in Dresden im März 2010 in der University Booth demonstriert. Zum Thema SIRIUS und StudPod wird es auch in Zukunft weitere anspruchsvolle Bachelor- und Master-Arbeiten geben, sodass letztlich jeder Student im Institut für Angewandte Forschung seinen eigenen PDA entwickeln kann.



Abb. 1.1-1: StudPod-Menü