Volltext-Downloads (blau) und Frontdoor-Views (grau)
  • search hit 1 of 1
Back to Result List

Evaluierung von Anwendungen auf Altera-SoC-FPGAs unter Einsatz von embedded Linux

  • Im Rahmen dieser Abschlussarbeit wurde evaluiert, welche Hardware-Plattform für Einsteiger im Bereich der System-on-Chip (SoC) Field-Programmable-Gate-Arrays (FPGAs) (SoC-FPGAs)geeignet ist, speziell Altera Cyclone V SoC. Dabei wurde die Vorgehensweise sowie die benötigten Programme, die für die Entwicklung benötigt werden, ermittelt. Als Beispiel Applikation diente hier die Bildverarbeitung. DieIm Rahmen dieser Abschlussarbeit wurde evaluiert, welche Hardware-Plattform für Einsteiger im Bereich der System-on-Chip (SoC) Field-Programmable-Gate-Arrays (FPGAs) (SoC-FPGAs)geeignet ist, speziell Altera Cyclone V SoC. Dabei wurde die Vorgehensweise sowie die benötigten Programme, die für die Entwicklung benötigt werden, ermittelt. Als Beispiel Applikation diente hier die Bildverarbeitung. Die Hardware-Plattform soll es ermöglichen, dass diese von Programmierern im Bereich der Bildverarbeitung genutzt werden kann, ohne dass diese sich um die Hardware kümmern müssen. Zusätzlich sollte evaluiert werden, ob und wie man den FPGA benutzen kann, um Algorithmen auf der Hardware auszuführen, und so einen Performance Gewinn zu erhalten. Für die Thesis stand zu Beginn ein Hardware-Paket, bestehend aus einem FPGA-SoC-Board, Kamera-Modul sowie TFT-Display zur Verfügung. Dieses Paket stellte sich als nicht geeignet heraus, da die Hersteller entweder keine oder nur mangelhafte Dokumentation zu den Modulen bereitstellten. Als geeignete Hardware wurde das DE0-Nano-SoC von der Firma Terasic gewählt. Das verwendete Kamera–Modul sowie Display–Modul stammt ebenfalls von Terasic. Diese Module bieten den Vorteil, dass sie auch mit anderen Boards von Terasic kompatibel und gut dokumentiert sind und es Beispiel-Programme für diese Module gibt. Für die gewählte Hardware-Plattform wurde ein IP-Core für die Kommunikation mit der Kamera, sowie ein IP-Core für die Berechnung von Bayer-Raw-Format in das 16 bit(565)-RGB-Format entworfen und implementiert. Die Funktion der IP-Cores wurde mit Hilfe von Simulationen verifiziert. Es wurden die Arbeitsschritte und Abläufe ermittelt, die nötig sind, um das System vom embedded Linux zu programmieren und mit den IP-Cores zu kommunizieren.show moreshow less

Download full text files

  • Bachelorthesis_Wladimir_Maingardt.pdf
    deu

Export metadata

Additional Services

Share in Twitter Search Google Scholar

Statistics

frontdoor_oas
Metadaten
Author:Wladimir Maingardt
Place of publication:Offenburg
Year of Publication:2017
Page Number:VIII, 62, ii
Language:German
Advisor:Elke Mackensen, Axel Sikora
Publishing Institution:Hochschule Offenburg
Granting Institution:Hochschule Offenburg
Date of final exam:2017/02/23
Document Type:Bachelor Thesis
Institutes:Abschlussarbeiten / Bachelor-Studiengänge / EI
Open Access:Zugriffsbeschränkt
SWB-ID:1654583146
Release Date:2017/03/10
Licence (German):License LogoCreative Commons - Namensnennung, Keine kommerzielle Nutzung, Weitergabe unter gleichen Bedingungen 3.0