Volltext-Downloads (blau) und Frontdoor-Views (grau)
The search result changed since you submitted your search request. Documents might be displayed in a different sort order.
  • search hit 3 of 4817
Back to Result List

Cache-Speicher für den Softprozessor SIRIUS mit DDR-Interface

  • Der Cache-Speicher für den Softprozessor SIRIUS ist ein 4-fach assoziativer Cache-Speicher, der mit einem DDR-Interface auf einen externen Speicher zugreifen kann. Er verwaltet und beschleunigt Zugriffe vom Prozessor auf diesen Speicher. Der Cache-Speicher arbeitet intern mit 32 Bit und der doppelten Prozessortaktfrequenz und ermöglicht Systeme mit größeren Speicheranforderungen ohne signifikanteDer Cache-Speicher für den Softprozessor SIRIUS ist ein 4-fach assoziativer Cache-Speicher, der mit einem DDR-Interface auf einen externen Speicher zugreifen kann. Er verwaltet und beschleunigt Zugriffe vom Prozessor auf diesen Speicher. Der Cache-Speicher arbeitet intern mit 32 Bit und der doppelten Prozessortaktfrequenz und ermöglicht Systeme mit größeren Speicheranforderungen ohne signifikante Performanceverluste. Der Cache-Speicher wurde mit der Hardwarebeschreibungssprache VHDL erstellt und mit dem bestehenden Mikrocontrollersystem verbunden. Das Gesamtsystem wurde zunächst simuliert und anschließend mit dem Cyclone III FPGA Starter Kit von Altera, welches ein 32 MB DDR-RAM-Modul zur Verfügung stellt, durch Ausführen eines Testprogramms erfolgreich verifiziert. Für den kompletten Cache-Speicher werden inklusive der Pins für den externen Oszillator und des Reset-Tasters 3805 Logik-Zellen, 27 M9K-Blöcke, 44 Pins und eine PLL benötigt.show moreshow less

Download full text files

Export metadata

Additional Services

Search Google Scholar

Statistics

frontdoor_oas
Metadaten
Document Type:Conference Proceeding
Conference Type:Konferenzartikel
Zitierlink: https://opus.hs-offenburg.de/890
Bibliografische Angaben
Title (German):Cache-Speicher für den Softprozessor SIRIUS mit DDR-Interface
Conference:42. Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg, Karlsruhe, 10. Juli 2009
Author:Florian ZowislokStaff MemberGND
Year of Publication:2009
Creating Corporation:Hochschule Ulm
Place of publication:Ulm
First Page:59
Last Page:69
Parent Title (German):Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg
Volume:42
ISSN:1862-7102
URL:https://nbn-resolving.org/urn:nbn:de:bsz:ofb1-opus4-60206
Language:German
Inhaltliche Informationen
Institutes:Fakultät Elektrotechnik und Informationstechnik (E+I) (bis 03/2019)
Institutes:Bibliografie
Journals:Tagungsband zum Workshop der Multiprojekt Chip-Gruppe Baden-Württemberg
Formale Angaben
Open Access: Open Access 
 Bronze 
Licence (German):License LogoUrheberrechtlich geschützt
Opac ID:Link zum Online-Katalog
SWB-ID:1384711244