Volltext-Downloads (blau) und Frontdoor-Views (grau)
The search result changed since you submitted your search request. Documents might be displayed in a different sort order.
  • search hit 1 of 33
Back to Result List

Design for Testability (DFT) Strukturen für ASIC-Design und ihre Emulation auf FPGA

  • Mit dem Übergang zu immer komplexeren Designs an der Hochschule Offenburg werden DFT-Strukturen wie „Boundary Scan“ und „Scan“ in ASIC-Designs notwendig. Die DFT-Struktur Scan wird hierbei zukünftig bei Implementierung eines speziellen Scan Chain der Core Logic des ASIC-Designs verwendet und danach in der Boundary Scan Architektur integriert. Zunächst werden die Strukturen im recht einfachenMit dem Übergang zu immer komplexeren Designs an der Hochschule Offenburg werden DFT-Strukturen wie „Boundary Scan“ und „Scan“ in ASIC-Designs notwendig. Die DFT-Struktur Scan wird hierbei zukünftig bei Implementierung eines speziellen Scan Chain der Core Logic des ASIC-Designs verwendet und danach in der Boundary Scan Architektur integriert. Zunächst werden die Strukturen im recht einfachen ASIC-Design „Rolling Dice“, entwickelt am IAF der Hochschule Offenburg, implementiert. Nach Verifizierung der Funktionalität der Strukturen durch Emulation erfolgt die Einführung in komplexere ASIC-Design wie Front-End ASIC DQPSK sowie Prozessor-ASIC PDA V.2 (beide ebenfalls entwickelt am IAF der Hochschule Offenburg). Eine Verifizierung der mit DFT-Strukturen ausgestatteten komplexeren ASIC-Design erfolgt im Rahmen dieser Ausarbeitung nicht, Bezug genommen wird hauptsächlich auf die Einführung der DFT-Strukturen in das ASIC-Design des „Rolling Dice“. Ein Vergleich von Aufwand gegenüber Nutzen bei Implementierung von DFT-Strukturen in „kleine“ gegenüber „große“ ASIC-Design bildet ein wichtiges Fazit.show moreshow less

Download full text files

Export metadata

Additional Services

Search Google Scholar

Statistics

frontdoor_oas
Metadaten
Document Type:Conference Proceeding
Conference Type:Konferenzartikel
Zitierlink: https://opus.hs-offenburg.de/534
Bibliografische Angaben
Title (German):Design for Testability (DFT) Strukturen für ASIC-Design und ihre Emulation auf FPGA
Conference:44. Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg, Juli 2010, Reutlingen
Author:Benjamin DuschStaff Member
Year of Publication:2010
Creating Corporation:Hochschule Ulm
Place of publication:Ulm
First Page:39
Last Page:49
Parent Title (German):Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg
Volume:44
ISSN:1862-7102
URL:https://nbn-resolving.org/urn:nbn:de:bsz:ofb1-opus4-60237
Language:German
Inhaltliche Informationen
Institutes:Fakultät Elektrotechnik und Informationstechnik (E+I) (bis 03/2019)
Institutes:Bibliografie
Journals:Tagungsband zum Workshop der Multiprojekt Chip-Gruppe Baden-Württemberg
Formale Angaben
Open Access: Open Access 
 Bronze 
Licence (German):License LogoUrheberrechtlich geschützt
Opac ID:Link zum Online-Katalog
SWB-ID:140540132X