• search hit 13 of 19
Back to Result List

Design for Testability (DFT) Strukturen für ASIC-Design und ihre Emulation auf FPGA

  • [...]Bezug genommen wird hauptsächlich auf die Einführung der DFT-Strukturen in das ASIC-Design des „Rolling Dice“. Ein Vergleich von Aufwand gegenüber Nutzen bei Implementierung von DFT-Strukturen in „kleine“ gegenüber „große“ ASIC-Design bildet ein wichtiges Fazit.

Export metadata

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Benjamin Dusch
Creating Corporation:Hochschule Ulm
Place of publication:Ulm
Year of Publication:2010
Language:German
Parent Title (German):Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg, Juli 2010, Reutlingen
Volume:44
ISSN:1862-7102
ISSN:1868-9221
First Page:39
Last Page:50
Document Type:Conference Proceeding
Institutes:Hochschule Offenburg / Bibliografie
Release Date:2014/12/05
Licence (German):License LogoEs gilt das UrhG
URL:http://www.mpc-gruppe.de/de/workshopbaende.html