Volltext-Downloads (blau) und Frontdoor-Views (grau)

Cache-Speicher für den Softprozessor SIRIUS mit DDR-Interface

  • Der Cache-Speicher für den Softprozessor SIRIUS ist ein 4-fach assoziativer Cache-Speicher, der mit einem DDR-Interface auf einen externen Speicher zugreifen kann. Er verwaltet und beschleunigt Zugriffe vom Prozessor auf diesen Speicher. Der Cache-Speicher arbeitet intern mit 32 Bit und der doppelten Prozessortaktfrequenz und ermöglicht Systeme mit größeren Speicheranforderungen ohne signifikanteDer Cache-Speicher für den Softprozessor SIRIUS ist ein 4-fach assoziativer Cache-Speicher, der mit einem DDR-Interface auf einen externen Speicher zugreifen kann. Er verwaltet und beschleunigt Zugriffe vom Prozessor auf diesen Speicher. Der Cache-Speicher arbeitet intern mit 32 Bit und der doppelten Prozessortaktfrequenz und ermöglicht Systeme mit größeren Speicheranforderungen ohne signifikante Performanceverluste. Der Cache-Speicher wurde mit der Hardwarebeschreibungssprache VHDL erstellt und mit dem bestehenden Mikrocontrollersystem verbunden. Das Gesamtsystem wurde zunächst simuliert und anschließend mit dem Cyclone III FPGA Starter Kit von Altera, welches ein 32 MB DDR-RAM-Modul zur Verfügung stellt, durch Ausführen eines Testprogramms erfolgreich verifiziert. Für den kompletten Cache-Speicher werden inklusive der Pins für den externen Oszillator und des Reset-Tasters 3805 Logik-Zellen, 27 M9K-Blöcke, 44 Pins und eine PLL benötigt.zeige mehrzeige weniger

Volltext Dateien herunterladen

Metadaten exportieren

Weitere Dienste

Suche bei Google Scholar

Statistik

frontdoor_oas
Metadaten
Dokumentart:Konferenzveröffentlichung
Art der Konferenzveröffentlichung:Konferenzartikel
Zitierlink: https://opus.hs-offenburg.de/890
Bibliografische Angaben
Titel (Deutsch):Cache-Speicher für den Softprozessor SIRIUS mit DDR-Interface
Konferenzangaben:Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg (42. : 10. Juli 2009 : Karlsruhe)
Verfasserangaben:Florian ZowislokStaff MemberGND
Erscheinungsjahr:2009
Urhebende Körperschaft:Hochschule Ulm
Verlagsort:Ulm
Erste Seite:59
Letzte Seite:69
Titel des übergeordneten Werkes (Deutsch):Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg
Jahrgang (Band):42
ISSN:1862-7102
URL:https://nbn-resolving.org/urn:nbn:de:bsz:ofb1-opus4-60206
Sprache:Deutsch
Inhaltliche Informationen
Fakultäten / Einrichtungen:Fakultät Elektrotechnik und Informationstechnik (E+I) (bis 03/2019)
Sammlungen der Hochschule Offenburg:Bibliografie
Zeitschriften:Tagungsband zum Workshop der Multiprojekt Chip-Gruppe Baden-Württemberg
Formale Angaben
Open-Access-Status: Open Access 
 Bronze 
Lizenz (Deutsch):License LogoUrheberrechtlich geschützt
Opac ID:Link zum Online-Katalog
SWB-Katalog-Nr.:1384711244