Tagungsband zum Workshop der Multiprojekt Chip-Gruppe Baden-Württemberg
Refine
Year of publication
Document Type
- Conference Proceeding (112)
Conference Type
- Konferenzband (62)
- Konferenzartikel (49)
- Sonstiges (1)
Has Fulltext
- yes (112)
Keywords
- Mikroelektronik (64)
- AXI4-Master (1)
- Algorithmus (1)
- Analog-Schaltkreis (1)
- Android (1)
- Anwenderschaltkreise (1)
- Automation (1)
- Biomedizin (1)
- CCD-Kamera (1)
- CRC (1)
Institute
- Fakultät Elektrotechnik und Informationstechnik (E+I) (bis 03/2019) (44)
- Veröffentlichungen außerhalb der Hochschulzeit (4)
- ivESK - Institut für verlässliche Embedded Systems und Kommunikationselektronik (2)
- Fakultät Elektrotechnik, Medizintechnik und Informatik (EMI) (ab 04/2019) (1)
- Fakultät Maschinenbau und Verfahrenstechnik (M+V) (1)
Open Access
- Bronze (112)
- Open Access (112)
MPC-Workshop Juni 2023
(2025)
Due to the ever increasing complexity of system-on-chip solutions, more and more complex modules can be monolithically integrated, such as CPU cores, memories, and interface controllers. Increasingly powerful bus systems connect these modules. This paper presents the implementation of a bus master, which is based on the AXI4 protocol. It is used for the system integration of a Gigabit Ethernet MAC-controller. It was designed in VHDL and tested in a SystemC-based simulation environment.
Der Connected Component Labeling (CCL) Algorithmus wird in vielen bildverarbeitenden Systemen eingesetzt, die zur Objekterkennung genutzt werden. Er wird als Basisalgorithmus verwendet, um bestimmte Teile eines Bildes als ein zusammenhängendes Objekt zu identifizieren und somit die weitere Verarbeitung zu vereinfachen.
Die ursprüngliche Definition des Connected Component Labeling Algorithmus benötigt zwei Durchläufe durch das Bild, wobei im ersten Durchlauf das Labeling durchgeführt wird. In einem zweiten Durchlauf werden sich berührende Labels zusammengeführt.
In diesem Beitrag wird ein Single-Pass-CCL-Algorithmus zur Detektion von leuchtenden Objekten im Automotive Umfeld vorgestellt, der in vielen Fällen zufriedenstellende Ergebnisse liefert. Der Algorithmus wurde auf einem Altera FPGA implementiert und in die Systemumgebung einer Bilderkennung aus dem Automotive Umfeld integriert. Ebenfalls wurde eine web-basierte Testumgebung erstellt. Diese Implementierung dient auch als Framework für die Entwicklung und Umsetzung verbesserter Algorithmen.
Der Grad der Vernetzung von mikroelektronischen Systemen nimmt immer mehr zu. Dies gilt nicht nur für PC- und Mainframe-Rechner, sondern auch für nicht so leistungsfähige Embedded Systeme. Mit dem Vordringen der so genannten Embedded Connectivity gewinnen in diesem Bereich insbesondere auch die Anforderungen an die Sicherheit mit ihren wichtigsten Parametern Vertraulichkeit, Authentifizierung und Integrität an Bedeutung.
Da es in den meisten Fällen nicht möglich ist, die gleichen Technologien und Protokolle in Embedded Systemen einzusetzen wie in PC- oder Mainframe-basierten Rechnern, müssen spezifische Lösungen identifiziert werden, die zum einen im Rahmen der Leistungsfähigkeit des Mikrocomputers liegt, zum Zweiten auch die Sicherheitsanforderungen sinnvoll erfüllt, und zum Dritten auch die nahtlose Vernetzung mit der Office-Welt ermöglicht.
Der Beitrag untersucht die grundlegende Problematik, diskutiert die Eignung bestehender und neu entwickelter Algorithmen und Protokolle für die Entwicklung sicherer Embedded Systeme. Hierbei wird neben dem Vergleich zwischen Software-und Hardware-basierten Lösungen auch auf architektonische Aspekte der Platzierung von kryptographischen Beschleunigern, sowie auf den momentan laufenden europäischen eSTREAM-Wettbewerb eingegangen, der einen für Embedded Systeme effizienten Stromchiffre identifizieren soll.
Der integrierte Entwurf von Systemen, die aus Hardware und Software bestehen, ist bereits seit Jahrzehnten Gegenstand von Forschung und Entwicklung. Allerdings stehen erst seit einigen wenigen Jahren Werkzeuge und Bauelemente zur Verfügung, die auch kleineren Hochschulen einen kostengünstigen Entwurf solcher gemischter Systeme erlauben. In etwa der gleichen Zeit ist die Verbreitung von vernetzten und verteilten Embedded Systemen in immensem Maße angestiegen.
Dieser Beitrag erläutert an Hand von typischen Fallbeispielen, wie beide Bereiche sinnvoll und praxisorientiert miteinander verbunden werden können, um eine neue qualitative Stufe der Systementwicklung zu erreichen.
Als Fortsetzung des FHOP-Projektes wurde an der Fachhochschule Offenburg auf Basis des bestehenden Mikroprozessorkerns im Rahmen einer Diplomarbeit ein Mikrocontroller in ES2-0.7 μm-Technologie entworfen. Der Controller wurde modular aufgebaut mit den Komponenten: FHOP-Mikroprozessor, Buscontroller, Waitstate-Chipselect-Einheit, 16x16 Bit Multiplizierer, 2KB ROM, 256 Byte RAM, Watchdog, PIO mit 16 konfigurierbaren Ports, SIO, 2 Timer und ein Interruptcontroller für 8 Interrputquellen.
Der Chip benötigt bei einer Komplexität von ca. 65400 Transistoren eine Siliziumfläche von etwa 27 mm². Er wurde im September 1996 zur Fertigung gegeben und mittlerweile erfolgreich getestet. Das interne ROM des Mikrocontrollers enthält das BIOS sowie ein Testprogramm. Zur Erstellung der Software steht eine komplette Entwicklungsumgebung zur Verfügung. Sämtliche Komponenten stehen im FHOP-Design-Kit in Kürze zur Verfügung.
Nach dem Nachweis der Funktionalität des an der Fachhochschule Offenburg entwickelten Mikroprozessorkernels FHOP (First Homemade Operational Processor), wird eine Anwendung des Kernels in einem Applikationschip beschrieben.
Der Thermologger-ASIC soll mit Hilfe eines Temperatursensors die Umgebungstemperatur bei technischen Prozessen in regelmäßigen Zeitabständen erfassen und abspeichern. Die Meßwerte werden bei Bedarf ber eine serielle Schnittstelle des Thermologger-ASICs an einen PC übertragen und ausgewertet. Zur Verringerung der Leistungsaufnahme wird zwischen zwei Temperaturmessungen in einen Power-Down-Mode geschaltet.
Der ASIC soll später in einer Chipkarte integriert werden.
Im Frühjahr 1995 entstand die Idee, einen Lottozahlengenerator als Demonstrations- und Studienobjekt, für die Anwendung komplexer digitaler Entwurfsmethoden, zu entwerfen. Mit Hilfe der Schaltung ist es möglich, 6 verschiedene Zahlen zufällig aus 49 Zahlen zu ermitteln. Bei der Ziehung der einzelnen Zahlen werden verschiedene Töne und Melodien erzeugt. Die Schaltung ist so konzipiert, daß eine einfache Bedienung möglich ist. Der Chip wurde als Standardzellen-Entwurf mit einer Fläche von ca. 7 um² geroutet.