Open Access

Der aktuell verbaute Hatz-Dieselmotors des Schluckspecht V soll durch einen leichten und effizienten Ottomotor ersetzt werden. Dieser Ottomotor wird zukünftig mit dem Alkohol Ethanol betrieben. Hierfür müssen, auch hinsichtlich des Wettbewerb-Einsatzes beim Shell Eco-marathon, einige Optimierungen durchgeführt werden. Die hier vorliegende Master-Thesis behandelt den Aufbau und die Optimierung des Ver-suchsprüfstands, welcher für Testzwecke für den neuen Ottomotor entwickelt wurde. Im speziellen wird auf das Thema Kraftstoffsystem, welches für den Betrieb mit Ethanol aus-gelegt wird, eingegangen. Des Weiteren erfolgt die Konstruktion einer optimierten Ansaugstrecke, welche auf den Verbrennungsmotor appliziert werden soll. Hierfür werden mehrere Varianten strömungstechnisch untersucht und am Objekt getestet. Zudem soll die Verdichtung des Verbrennungsmotors durch einen optimierten Kolben erhöht und die Ventilsteuerzeiten durch eine optimierte Nockenkontur perfektioniert werden. Hierbei besteht die Aufgabe darin diese Bauteile zu besorgen und die Fertigung zu koordinieren. Eine weitere Tätigkeit ist die Aufnahme und Beseitigung von Fehlern des Versuchsprüfstands, welche einen reibungslosen Versuchsalltag verhindern bzw. erschweren. Die letzte Tätigkeit umfasst das Durchführen von experimentellen Untersuchungen des Verbrennungsmotors und das Anlegen von Kennfeldern, welche einen effizienten Motorlauf gewährleisten.

In this work a method for the estimation of current slopes induced by inverters operating interior permanent magnet synchronous machines is presented. After the derivation of the estimation algorithm, the requirements for a suitable sensor setup in terms of accuracy, dynamic and electromagnetic interference are discussed. The boundary conditions for the estimation algorithm are presented with respect to application within high power traction systems. The estimation algorithm is implemented on a field programmable gateway array. This moving least-square algorithm offers the advantage that it is not dependent on vectors and therefore not every measured value has to be stored. The summation of all measured values leads to a significant reduction of the required storage units and thus decreases the hardware requirements. The algorithm is designed to be calculated within the dead time of the inverter. Appropriate countermeasures for disturbances and hardware restrictions are implemented. The results are discussed afterwards.

In letzter Zeit sind einige neue, hochintegrierte Einchip-Radarsensoren auf den Markt gekommen. Die enormen Fortschritte im Bereich des autonomen Fahrens hat diese Sensoren hervorgebracht. Mit ihnen lassen sich diverse Anwendungen, wie zum Beispiel eine Abstandsmessung, Kollisionserkennung oder Geschwindigkeitserfassung realisieren. Für die Nutzung eines solchen modernen Radarsensors spricht viel, jedoch besitzen alle eine differenzielle Ausgangsschnittstelle, die nicht mit den üblichen Mikrocontrollersystemen eingelesen werden kann. Darum war das Ziel der Arbeit, die Entwicklung eines Schnittstellenwandlers auf einem Low-Power-FPGA, zur Anbindung eines Radarchips an einen klassischen Mikrocontroller. Der Lösungsweg war demnach schon vorgegeben, es folgte die konkrete Umsetzung mit der Modellierung der Hardware in VHDL. Der FPGA liest die differenzielle Schnittstelle ein, parallelisiert die Daten und speichert sie zwischen. Sobald die Messdaten vollständig sind, können sie über die serielle SPI-Schnittstelle angefordert werden. Als Gegenstelle kommt ein Mikrocontroller zum Einsatz, der die Messdaten wiederum gemäß eines definierten Protokolls zur Auswertung an einen Computer weiterleitet. Die Machbarkeit dieser Anwendung wurde kontrolliert, indem die Messdaten vom Radarchip, übermittelt durch den FPGA und Mikrocontroller, auf dem Computer mithilfe eines Analyseprogramms bewertet wurden. Die Auswertung der Messergebnisse entspricht in vollem Umfang den Erwartungen. Der Ressourcenverbrauch im FPGA wurde hierbei ebenfalls als kritisch betrachtet, was sich im Nachhinein jedoch nicht bestätigte. Es ist sogar das Gegenteil der Fall, mit den übrigen freien Ressourcen steht einer möglichen Signalverarbeitung nichts im Wege.

Durch den technischen Fortschritt werden sowohl die diagnostischen, als auch die therapeutischen Medizinprodukte immer komplexer. Gleichzeitig steigt auch der Funktionsumfang an, wodurch Krankheiten besser erkannt und behandelt werden können. Dabei muss das Gerät nicht nur funktional effektiv und sicher sondern auch einfach und intuitiv zu bedienen sein. Aus diesem Grund muss beim Hersteller als letztes Glied des Entwicklungsprozesses die Produktvalidierung erfolgen. Um diese nach der erfolgreichen Verifizierung vollständig und effizient durchzuführen, wird in dieser Thesis zunächst die Datenanalyse der klinischen Bewertung aufgezeigt. Anschließend werden die Aufgabenanalyse und der Gebrauchstauglichkeitstest mit der Bewertung durch einen Fragebogen als Methoden der Usability-Validierung vorgestellt. Außerdem schließt die Produktvalidierung die Validierung der Lastenheftanforderungen mit ein, was mit Hilfe einer Dokumentenanalyse abgeprüft wird. Abschließend wird die Produktvalidierung in einem Dokument zusammengefasst und die Validität erklärt. Zur Umsetzung der Validierungen werden am Beispiel eines mobilen EKG-Systems regularienkonforme Validierungsdokumente erörtert.

Eingebettete Systeme werden immer komplexer.Dabei werden System-on-Chips (SoC) eingesetzt und spielen eine sehr wichtige Rolle. Unter SoC versteht man „die Integration aller oder eines großen Teils der Funktionen eines Systems auf einem Chip“ [G]. SoCs haben sehr viele Vorteile. Vor einigen Jahren gab es noch riesige Leiterplatten mit Schaltungen, die aus mehreren Schaltkreisen aufgebaut wurden. Heute werden diese auf einem einzigen Chip realisiert. SoCs sind nicht nur sehr kompakt, sondern verbrauchen auch weniger Energie, da einerseitsdie Bauteile näherbeieinander sind, sie andererseits mit besseren Technologien ausgerüstet sind. Heutige SoCs sind so gebaut, dass sie wiederverwendet werden können. Sie bestehen aus mehreren einzelnen Systemkomponenten, um sowohl Kosten, als auch Entwicklungszeit zu sparen. Neben SoCs sind FPGAs (Field Programmable Gate Array) und CPLDs (ComplexProgrammableLogic Devices)sehr beliebte programmierbare Logikbauelemente, die in der Digitaltechnik ihren Einsatz finden. Sie sind die zwei wesentlichen Gruppen von ProgrammableLogic Devices (PLDs), dieexistieren. Sie bestehen hauptsächlich aus FlipFlops, CPLDs weisen sie aber vergleichsweise weniger auf. FPGAs sind komplexer als CPLDs. In der Hardware wird die Implementierung von arithmetischen Funktionen wie Addierern, Subtrahierern und Multiplizierern teilweise unterstützt. FPGAs sind aus diesem Grund die passenden Bauelemente zur Realisation von Anwendungen wie digitalen Signalverarbeitungssystemen oder Mikroprozessorsystemen.Die größten Hersteller von FPGAs sind Altera und Xilinx. Ein anderes aktuelles Thema sind die Bussysteme in Chips. Aufgrund der Komplexität der oben beschriebenen System-on-Chips, bestehen sie auch aus immer komplexeren Baugruppen, wie Prozessoren, Speichern oder auch Interfacecontrollern. Bussysteme werden zur Verbindung dieser Baugruppen eingesetzt. Je nach Baugruppe-Interfaces werden unterschiedliche Bussystem verwendet. Diese Bussysteme sind mit speziellen Spezifikationen dotiert, die aus diversen Anforderungen folgen. Einheitliche Standards sind daher wichtig. Unter anderen sind Bussysteme wie AMBA, Wishbone und CoreConnect häufig in FPGAs eingesetzt. Ihr Vorteil liegt an Ihren standardisierten Schnittstellen. Auf diese Bussysteme wird ins Detail in Kapitel 2.1 eingegangen. Zu der Familie von AMBA-Bussen gehört der AXI-Bus.Die vorliegende Arbeit beschäftigt sich mit dem AufbaueineswiederverwendbarenMasters, der aufAXI4-Protokoll basiert ist. Dieser sollte zunächst als Ethernet-Master eingesetzt werden, um Burst-Transaktionen zwischen dem Ethernet MAC und einemSpeicher zu ermöglichen, wird aber in anderen Projekten wiederverwendet.